MC9S12XEP100
Reference Manual
Covers MC9S12XE Family
HCS12
Microcontrollers
MC9S12XEP100
Rev. 1.07
05/2007
freescale.com
To provide the most up-to-date information, the revision of our documents on the World Wide Web will be
the most current. Your printed copy may be an earlier revision. To verify you have the latest information
available, refer to: http://freescale.com/
A full list of family members and options is included in the appendices.
The following revision history table summarizes changes contained in this document.
This document contains information for all constituent modules, with the exception of the S12X CPU. For
S12X CPU information please refer to the CPU S12 Reference Manual Version 2 .
Revision History
Date
Oct, 2006
Revision
Level
1.01
Description
VREG, NVM electrical parameter updates
Use of external regulator now prohibited
Corrected package option code. Added dataflash to derivative table.
Included revision history in module sections
Removed internal text
NVM timing parameters, PLL parameters. Minor typo corrections.
NVM timing parameters and EEE description updated.
EBI/NVM/IDD parameter updates
Partnumber coding explanation updated in Appendix F
Ex256 memory map correction
ATD/PLL electricals updated
Revised FTM section
Version ID added to Part ID section
EPROT/FPROT configuration field locations changed !!
Various electricals updated following characterization
Revised PIM section : corrected ATD pin mapping
Revised INT section : software interrupt priorities changed
Revised DBG section: NDB functionality, simultaneous arm and disarm
Revised SEC section : added disclaimer, corrected backdoor key text
Revised SPI section: typo fixes only
Revised TIM section : removed redundant table, corrected bit name
Revised FTM section: Updated security description.
Nov, 2006
Dec, 2006
Jan, 2007
Feb, 2007
1.02
1.03
1.04
1.05
Mar, 2007
1.06
May, 2007
1.07
Chapter 1
Chapter 2
Chapter 3
Chapter 4
Chapter 5
Chapter 6
Chapter 7
Chapter 8
Chapter 9
Chapter 10
Chapter 11
Chapter 12
Chapter 13
Chapter 14
Chapter 15
Chapter 16
Chapter 17
Chapter 18
Chapter 19
Chapter 20
Chapter 21
Chapter 22
Chapter 23
Device Overview MC9S12XE-Family. . . . . . . . . . . . . . . . . . . . . 21
Port Integration Module (S12XEPIMV1) . . . . . . . . . . . . . . . . . . 77
Memory Mapping Control (S12XMMCV4) . . . . . . . . . . . . . . . 177
Memory Protection Unit (S12XMPUV1) . . . . . . . . . . . . . . . . . 219
External Bus Interface (S12XEBIV4) . . . . . . . . . . . . . . . . . . . . 233
Interrupt (S12XINTV2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 255
Background Debug Module (S12XBDMV2) . . . . . . . . . . . . . . 271
S12X Debug (S12XDBGV3) Module . . . . . . . . . . . . . . . . . . . . 297
Security (S12XE9SECV2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 341
XGATE (S12XGATEV3). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 347
S12XE Clocks and Reset Generator (S12XECRGV1) . . . . . . 469
Pierce Oscillator (S12XOSCLCPV2) . . . . . . . . . . . . . . . . . . . . 503
Analog-to-Digital Converter (ADC12B16CV1) . . . . . . . . . . . 507
Enhanced Capture Timer (ECT16B8CV3). . . . . . . . . . . . . . . . 533
Inter-Integrated Circuit (IICV3) . . . . . . . . . . . . . . . . . . . . . . . . 587
Scalable Controller Area Network (S12MSCANV3) . . . . . . . . 615
Periodic Interrupt Timer (S12PIT24B8CV1) . . . . . . . . . . . . . . 673
Pulse-Width Modulator (S12PWM8B8CV1) . . . . . . . . . . . . . . 693
Serial Communication Interface (S12SCIV5) . . . . . . . . . . . . . 725
Serial Peripheral Interface (S12SPIV5) . . . . . . . . . . . . . . . . . . 763
Timer Module (TIM16B8CV2) . . . . . . . . . . . . . . . . . . . . . . . . . 793
Voltage Regulator (S12VREGL3V3V1) . . . . . . . . . . . . . . . . . . 821
1024 KByte Flash Module (S12XFTM1024K5V2) . . . . . . . . . . 837
Appendix A Electrical Characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 911
Appendix B Package Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 965
MC9S12XE-Family Reference Manual , Rev. 1.07
Freescale Semiconductor
3
Appendix C PCB Layout Guidelines . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 970
Appendix D Derivative Differences . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 975
Appendix E Detailed Register Address Map. . . . . . . . . . . . . . . . . . . . . . . . 978
Appendix F Ordering Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1028
MC9S12XE-Family Reference Manual , Rev. 1.07
4
Freescale Semiconductor
Chapter 1Device Overview MC9S12XE-Family
Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
1.1.1 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
1.1.2 Modes of Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
1.1.3 Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
1.1.4 Device Memory Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
1.1.5 Address Mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
1.1.6 Detailed Register Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
1.1.7 Part ID Assignments . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
1.2 Signal Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
1.2.1 Device Pinout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
1.2.2 Pin Assignment Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
1.2.3 Detailed Signal Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
1.2.4 Power Supply Pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62
1.3 System Clock Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
1.4 Modes of Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
1.4.1 Chip Configuration Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
1.4.2 Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
1.4.3 Freeze Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
1.4.4 System States . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
1.5 Security . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
1.6 Resets and Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
1.6.1 Resets . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
1.6.2 Vectors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
1.6.3 Effects of Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73
1.7 ATD0 External Trigger Input Connection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74
1.8 ATD1 External Trigger Input Connection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
1.9 MPU Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
1.10 VREG Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
1.11 S12XEPIM Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
1.12 Oscillator Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76
1.1
Chapter 2
Port Integration Module (S12XEPIMV1)
2.1
Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77
2.1.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77
2.1.2 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78
External Signal Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79
Memory Map and Register Definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86
2.3.1 Memory Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87
MC9S12XE-Family Reference Manual , Rev. 1.07
Freescale Semiconductor
5
2.2
2.3
